例えばVHDLで下記のようなintegerの信号を定義したとする。 signal sCountVal : integer range 0 to 9; この信号は0~9の値を取る、と宣言している。 これはFPGAでどのように論理合成されるのだろうか。
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。