FPGAマガジン No.18でRISC-Vを実装していたので自分もやってみる。 FPGAマガジンだとVerilogで記述しているけど、自分はVHDLで記述する。 なおかつ実装するのはDE0-CV。

例えばVHDLで下記のようなintegerの信号を定義したとする。 signal sCountVal : integer range 0 to 9; この信号は0～9の値を取る、と宣言している。 これはFPGAでどのように論理合成されるのだろうか。

前 VisualStudioでVHDL編集する (1) V3SのTrialライセンスは1ヶ月間のみ有効 1ヶ月後は使えないので、それ以上使いたいならライセンスを買う必要がある。 ここではPrivateライセンスの購入方法を解説する。

V3SというVisualStudioのアドインを使う。 開発元はViDE-Software ライセンス形態はこんな感じ。 自分は1ヶ月のTrialライセンスを使ってみて、良さそうだと感じたのでPrivateライセンスを購入した。